华为展示战略储备，推出关键产品引关注。

华为半导体业务总裁何庭波在2026年上海国际电路与系统研讨会上提出“韬（τ）定律”，主张以“时间缩微”替代传统“空间缩放”，通过降低芯片的时间常数来提升性能、降低功耗，而非单纯追求制程微缩，该定律已实现381款芯片量产，预计2031年可达到1.4纳米工艺等效密度，标志着中国首次提出全球半导体行业全新发展原则，有望重构未来产业竞争格局。

当硅基世界的“天条”开始松动，谁能接住半导体产业的下一个接力棒？2026年5月25日，在上海举办的国际电路与系统研讨会上，华为半导体业务总裁何庭波给出了一个意味深长的答案——她正式提出了“韬（τ）定律”，更令人侧目的是她随后那句直言：“这是中国在全球半导体产业中，首次拿出的一条全新的行业发展原则。”

摩尔定律：从黄金时代到步履蹒跚

时钟拨回1965年，当时，英特尔联合创始人戈登·摩尔做出了一个相当大胆的预测：一块芯片上的晶体管数目，每年都会翻一番，十年后，他把这个节奏微调成了“每两年翻倍”，在随后的半个多世纪里，这条预言就像是一道精准的刻度线，死死地卡住了全球芯片产业的发展节奏，也被一代代工程师视作指引远航的“北极星”。

怀旧一下这幅“芯片进化史”会更有实感：1971年，世界上第一个单芯片微处理器只装下了2300个晶体管；80年代初，这个数字突破了10万；到了90年代初，千万级别成了标配；千禧年之后，亿级大关被轻松跨越，接着就如脱缰野马，仅在2019年，最高端的芯片里就早已塞进了超过100亿个晶体管,密度大到令人咋舌。

但凡事有盛就有衰，业界的大佬们集体意识到：摩尔定律不仅是“跑不动”了，更是“跑不起”了，英国《物理世界》杂志的专栏作者詹姆斯·麦肯齐就公开感叹：“延续这条定律，不但难度呈指数级上升，成本也跟着一起节节攀升。”何庭波在演讲中也印证了背后的残酷数据：纯粹依赖几何缩放的收益已急剧放缓，而一颗前沿芯片的设计预算，甚至轻易突破了10亿美元大关，这串让人心跳的数字,几乎成了每家企业沉重的脚镣。

“时间”，竟成了那只上帝之手

怎么才能突破传统路线的天花板,找到一条真正能走的可持续路径？

全世界几乎所有的半导体实验室都在苦思冥想。“答案不在于继续搞新的制程，”何庭波在会上给出了别样的启示，“关键在于改变我们优化的目标本身，空间缩放只是‘为了节约时间而选择的一种工具’，而时间本身，才是我们应该直视的、真正的衡量标准。”这句话，仿佛亲手拆解了一把“尺子”，然后造了一把精准的“秒表”。

韬（τ）定律”应运而生。

在物理课本上，“τ”代表时间常数，本质上是检验系统响应能力和信号撒腿跑完一通要用多久的底色度量，而华为让这位昔日文静的物理量，登上了产业史的主舞台——我们要搞的，不再是微观世界的几何缩微，而是“时间缩微”。

说白了，大家都以为接着得把晶体管往芝麻粒方向继续缩小，看似别无他路，但华为却抬起头，执着于另一个方向：怎么竭尽全力去降低那个名叫τ的时间常数？他们用了“逻辑折叠”这类非常巧妙的技术，算的是隐藏一招：让你走横穿市区的长路，不如我一把把全城叠成“高楼大厦”，信号上一个电梯就能窜到对门，芯片跑得不但更快，用电也更体面了，就像一座巨型城市原本摊在平地上，信号要七拐八绕，换个路灯灯都得坐车半钟头；如今它是一栋集合一切功能的摩天大厦，走个单元门就能线下快闪，自然哪儿哪儿都又快、又闲、又省电。

“取代”还是“同盟”？一场暗藏深意的博弈

既然如此颠覆的切口，韬定律”是不是已经毫无顾忌地将“摩尔定律”请下了王座？事实或许远比预想的更复杂。

中国半导体行业协会的副理事长魏少军，在面对“三里河”直播采访时泼了盆沉静又清醒的水，“这两样事并没那么势不两立，你若要设法挤压集成密度，也是在间接缩短晶体管间的握手步数（连线长度），这动作难道不也是在拉低时延吗？”

而同一位几乎把身家押在微缩构想上的业内分析师，匿名对“三里河”给出了他的视角：“国际最主流的惯例还是使劲磨制程，但大家也渐渐开始思考一些平行赛道的‘助攻式语法’和特色线路，一套既能添码效能、还能安全绕过物理风暴的打法，绝不会是坏招。”

更让人意想不到且在现实里掷地有声的是：华为为这一刻沉默运营了整整六年，他们端出的演讲扉页吓坏了不少业内人士：来自这套逻辑，华为已经把381款芯片从绘图拉入了实际量产，这就不是纸上谈兵的专利,而是一张贴着能量的真金底牌。

重构游戏规则的冷思考：未来归于“时间管理者”？

韬定律真正的拳脚所在，既不只是单一的进步呈现，也不只是一招破冰，而是从头到尾压住“缩短天数”的通电思维建设——它凑出的，是一整套自下而上、跨越器件直到系统工作链的多级协同作战系统，何庭波甚至毫无保留地预言，“未来那六到甚至十年里，那些拼成‘将τ设为首要选择者’的公司、实验室和海内外开发生态链，将会死死咬住下一代数算的主战场归属。”

有个消息十分硬铮铮：华为方面表示，基于这一定律铺开的后续高端芯片，预计到2031年晶体管的等效逻辑密度可以完全落定在眼下跑得最快的“1.4纳米工艺层级”,完全同台竞技。

要读懂这类较量背后的信息，你不能只看会移动山头的一两家公司，而是能先见到，那支重新谱写长期牌桌秩序的权杖——要被递出去了。

这才让人慨叹：在创新止步时另辟蹊径，在同行追随尺寸越极之时往回看“下一秒”，摸“表”比摸“尺”,也许来的更加顶用。

这一股空气里的战鼓声,远比我们想到的更近。